无桥PFC与LLC拓扑应用碳化硅MOSFET的必然性，及隔离驱动正负压供电方案

无桥PFC与LLC拓扑应用碳化硅MOSFET的必然性，及隔离驱动正负压供电方案深度解析

作者：帅文广 | 倾佳电子（Changer Tech）华南区 基本半导体（BASiC Semiconductor，09971.HK）一级授权代理及合作伙伴

摘要

在AI服务器电源（PSU）、通信电源、充电模块与储能PCS全面迈向钛金效率（≥96%）与超高功率密度的产业背景下，AC-DC前级的图腾柱无桥PFC（Totem-pole Bridgeless PFC）与DC-DC后级的LLC谐振变换器已成为事实上的主流架构。本文从器件物理层面论证：在CCM图腾柱无桥PFC中，硅基超结MOSFET因体二极管反向恢复电荷（Qrr）过大而在物理上不可行，碳化硅MOSFET是该拓扑得以工程化落地的唯一器件选择；在高频LLC中，SiC MOSFET凭借极低的Eoss、Qrr与关断损耗，是谐振腔小型化与容性区抗失效能力的必然答案。文章后半部分给出SiC MOSFET门极+18V/-4V（或+15V/-4V）非对称正负压驱动的物理依据，并以基本半导体BTP1521x正激DC-DC开关电源芯片与TR-P15DS23-EE13高频隔离变压器构成的隔离驱动副边供电方案为例，逐参数解析一套可直接落地的正负压电源设计，供电源研发工程师参考。

关键词： 碳化硅MOSFET；图腾柱无桥PFC；LLC谐振变换器；反向恢复；米勒串扰；隔离驱动电源；BTP1521x；TR-P15DS23-EE13

1. 引言：效率与功率密度的双重挤压，把拓扑逼到了无桥PFC+LLC

AI算力的爆发把服务器电源推到了前所未有的位置。单机柜功率从十几千瓦一路奔向兆瓦级，PSU单体功率从3kW跃升至5.5kW、8kW乃至12kW，而19英寸1U的机箱尺寸没有变。80 PLUS钛金认证要求50%负载点效率≥96%，留给AC-DC整机的总损耗预算被压缩到4%以内——这4%要在PFC级、LLC级、辅助电源、EMI滤波和风扇之间分配，每一级的损耗都必须抠到毫瓦级。

传统"整流桥+Boost PFC"架构的死穴在于输入整流桥：工频二极管的导通压降在低压输入满载时可吃掉整机1%以上的效率，这一项损耗就足以让钛金认证出局。于是"去掉整流桥"成为必然——这就是无桥PFC（Bridgeless PFC）的产业逻辑。而在无桥PFC的各种变体中，图腾柱结构（Totem-pole）以最少的器件数量、最简洁的电流路径和最优的成本结构胜出，成为AI PSU、通信电源、充电模块的标准前级。

后级DC-DC同样如此。400V（或800V架构下的中间母线）到12V/48V/50V的变换，LLC谐振变换器凭借原边零电压开通（ZVS）、副边零电流关断（ZCS）的软开关特性，成为高效率高密度的标准答案。而LLC的功率密度与开关频率直接挂钩——谐振腔的磁性元件体积近似与频率成反比，要在同样的1U空间里塞进翻倍的功率，把开关频率从100kHz级推向300kHz乃至500kHz以上是唯一路径。

问题在于：这两个拓扑，用硅器件都做不好，甚至做不了。下面从器件物理层面逐一拆解。

2. CCM图腾柱无桥PFC：SiC MOSFET不是"更优选择"，而是"唯一选择"2.1 图腾柱PFC的工作机理与体二极管的死结

图腾柱无桥PFC由一个高频桥臂（PWM频率开关）和一个工频桥臂（跟随电网极性切换）构成。高频桥臂的两只MOSFET在每个开关周期内交替承担"主管"与"续流管"角色：主管关断后，电感电流经续流管的体二极管（或同步整流沟道）续流；主管再次开通时，续流管体二极管中储存的反向恢复电荷Qrr必须被抽走，形成一个叠加在主管开通电流上的反向恢复电流尖峰。

在CCM（连续导通模式）下，这个换流过程是硬开关。此时体二极管的Qrr直接决定了拓扑的生死：

硅基超结MOSFET（Super Junction）为了压低导通电阻，采用深槽电荷平衡结构，其代价是体二极管反向恢复特性极差——600V/650V超结器件的Qrr普遍在数微库仑（μC）量级，且随结温升高急剧恶化，反向恢复过程呈现硬恢复（snappy recovery）特征。在CCM图腾柱中，这意味着每个开关周期都有一次巨大的反向恢复电流冲击：开通损耗暴涨、电压尖峰与振铃引发EMI灾难、器件在高温下甚至直接因di/dt过大而失效。这不是"损耗大一点"的问题，而是"根本不能用"的问题——业内共识是，硅超结MOSFET无法用于CCM图腾柱PFC的高频桥臂，只能退守到TCM/CrM（临界模式）软开关变体，而临界模式的电流峰值应力、EMI滤波器体积和多相交错控制复杂度，在大功率场合完全丧失竞争力。

碳化硅MOSFET则从材料层面解开了这个死结。SiC MOSFET的体二极管是宽禁带PN结，少数载流子寿命极短，反向恢复电荷比同电压等级硅超结器件低一到两个数量级，且几乎不随温度恶化。以基本半导体B3M系列650V SiC MOSFET为例，其体二极管Qrr仅为同规格硅超结器件的几十分之一，反向恢复过程平滑无振荡。这使得CCM图腾柱——这个电流应力最低、EMI最友好、磁件利用率最高的无桥架构——第一次具备了工程可行性。

2.2 高频化红利与第三象限导通

SiC的价值不止于"让拓扑能跑"。CCM图腾柱PFC的升压电感体积与开关频率成反比，硅器件时代PFC电感是整机最大的单体元件；换用SiC后开关频率可以从65kHz提升到100kHz乃至更高，电感体积、绕组铜损同步下降，为1U机箱腾出宝贵空间。

同步整流阶段，SiC MOSFET沟道反向导通（第三象限）替代体二极管续流，配合合理的死区设计，续流损耗进一步压缩。这里有一个与驱动负压直接相关的细节——SiC MOSFET第三象限特性受门极电压影响显著，负压偏置下体二极管压降升高、死区损耗增加，因此死区时间与负压幅值需要联合优化。这一点在第4节展开。

2.3 效率账本

一笔粗账：3kW平台，230Vac输入，传统整流桥+Boost PFC方案中整流桥损耗约25~30W、Boost二极管与开关管损耗约30W；换成SiC CCM图腾柱后，整流桥损耗归零（工频臂用低导通电阻MOSFET同步整流），高频臂总损耗可控制在20W以内。仅前级就能拿回1.5个百分点的效率——钛金认证的门票，一半是SiC器件买来的。

3. LLC谐振变换器：高频化与鲁棒性的双重必然3.1 谐振腔小型化的物理约束

LLC的原边开关管工作在ZVS条件下，开通损耗理论上为零，看似对器件不敏感——这是硅器件时代的错觉。频率推高之后，三项器件相关损耗浮出水面并成为主导：

关断损耗（Eoff）。 ZVS只免除开通损耗，关断仍是硬关断（虽有谐振电容缓冲）。关断损耗正比于开关频率，硅超结器件较大的关断电流拖尾在300kHz以上频段成为损耗大头。SiC MOSFET是单极性器件，无拖尾电流，关断速度由门极回路决定，Eoff可比同规格硅器件低50%以上。

输出电容损耗与ZVS能量需求。 实现ZVS需要励磁电流在死区内抽空桥臂两管的输出电容电荷（Qoss）。硅超结器件Coss非线性极强、Qoss大，为保证全工况ZVS必须加大励磁电流，而励磁电流是纯环流，直接抬高原边导通损耗与关断电流。SiC MOSFET的Qoss显著更小，允许更大的励磁电感设计，环流损耗与关断损耗同步下降。

门极驱动损耗。 频率×门极电荷Qg的乘积。SiC MOSFET的Qg仅为同规格硅超结的几分之一，500kHz下驱动损耗差距可达数瓦——这也直接决定了隔离驱动电源需要多大的输出功率，是第5节选型计算的输入条件。

3.2 容性区运行：LLC最凶险的失效模式，SiC的天然免疫力

LLC设计的噩梦是容性区运行：启动、短路、动态跌载等异常工况下，谐振腔阻抗呈容性，桥臂电流在开关管开通前反向，导致对管体二极管在带电流状态下被强迫硬恢复。硅超结MOSFET的体二极管在这种工况下几乎必死——巨大的Qrr加上snappy恢复特性，产生的di/dt和电压尖峰足以直接击穿器件，这是硅基LLC批量失效的头号元凶，工程上只能靠复杂的容性区保护算法规避。

SiC MOSFET体二极管的软恢复与极低Qrr，使其对容性区硬恢复具备数量级的耐受优势。这不是效率问题，是可靠性问题——对于要求L6级可用性的AI数据中心电源，这一条本身就构成选型的充分理由。

3.3 800V架构下的电压余量

数据中心供电架构向800V HVDC演进（SST+SSCB+PSU三支柱架构），PSU输入母线电压抬升后，1200V SiC MOSFET成为LLC/DAB原边的标配——这个电压等级硅超结器件根本不存在，IGBT又跑不了高频。基本半导体1200V B3M系列平台在此类应用中提供了完整的电流档位覆盖，供应链层面则有基本半导体2026年7月8日港交所18C章上市（09971.HK）作为长期供货与研发投入确定性的背书。

4. SiC MOSFET为什么必须正负压驱动：+18V/-4V的物理依据

SiC MOSFET用起来与硅器件最大的工程差异，集中在门极上。三个物理事实决定了驱动电源的规格：

其一，跨导低、门槛电压低且温漂负。 SiC MOSFET的Vth典型值仅2~3V且随温度升高而下降，米勒平台电压低。要充分打开沟道、把导通电阻压到规格书数值，门极正压必须给足——多数平面栅SiC MOSFET推荐+18V（沟槽栅器件+15V），欠驱动会导致导通电阻大幅上升甚至线性区发热失效。

其二，米勒串扰（Crosstalk）。 桥式拓扑中，对管开通瞬间在本管漏极施加高达50~100V/ns的dv/dt，通过米勒电容Cgd向门极注入位移电流，在门极电阻和回路电感上建立正向电压。SiC器件Vth低至2V出头，若门极关断电平为0V，串扰电压极易越过门槛造成桥臂直通——这在图腾柱PFC和LLC半桥/全桥中都是致命的。解决方案就是负压关断：把关断电平拉到-4V左右，为串扰留出6V以上的噪声裕量。

其三，负压不能太深。 SiC MOSFET门极氧化层对负向应力敏感，长期过深负压（如-10V）会引发门极氧化层可靠性问题与阈值电压漂移；同时如2.2节所述，负压加深会抬高第三象限续流压降、增加死区损耗。-4V~-5V是可靠性、抗串扰与死区损耗三者的平衡点。

于是驱动电源的规格被物理定死了：隔离、非对称正负压（约+18V/-4V或+15V/-4V）、每通道瓦级功率、高dv/dt下低耦合电容。 高dv/dt环境还对隔离变压器提出苛刻要求——原副边耦合电容每多1pF，就多一条共模电流通路，直接冲击驱动芯片的CMTI能力与系统EMI。这就引出了本文的方案主角。

5. 隔离驱动正负压供电方案：BTP1521x + TR-P15DS23-EE13

基本半导体针对SiC门极驱动副边供电，提供了"正激DC-DC开关电源芯片+专用高频隔离变压器"的完整原厂配套方案。这套方案的设计思路值得逐层拆解。

5.1 BTP1521x：为门极供电而生的正激DC-DC芯片

BTP1521x是一款正激DC-DC开关电源芯片，集成上电软启动与过温保护，输出功率可达6W，芯片工作频率通过OSC脚编程，最高1.3MHz，官方定位即"为隔离驱动芯片副边电源供电"。关键参数如下：

参数规格工程意义

输出功率

直驱模式最大6W

覆盖单管到多管并联的门极功耗

VCC供电范围

6~20V（推荐工作条件）

兼容15V标准辅助电源轨

工作频率

100kHz~1.3MHz可编程

高频化换取变压器小型化

UVLO

保护点4.7V典型/恢复点4.72V典型，回差0.02V

防止欠压下门极欠驱动

软启动

1.5ms典型（1.3~1.8ms），起始占空比15~30%

抑制上电浪涌，副边电压单调建立

DC1/DC2死区

90~130ns

防止内部推挽直通

输出能力

DC1/DC2有效值电流1A @500kHz，推动级内阻ROH=ROL约0.75Ω

直驱变压器或外推MOSFET

过温保护

160℃触发/120℃解除，回差40℃

芯片级自保护

工作温度

-40~125℃

工业级全温区

封装

DFN3*3-8 / SOP-8

双封装适配不同布板密度

工作频率由OSC脚对地电阻设定，规格书给出典型值关系式：

f = 1/(44.4R + 223) × 10?（f单位kHz，R单位kΩ）

R=62kΩ对应约330kHz，R=43kΩ对应约469kHz。频率越高变压器磁芯越小，但需兼顾芯片ICC随频率上升（500kHz下工作电流典型4.6mA量级，带4.7nF负载时随温度在49~57mA区间）与磁芯损耗，300~500kHz是该方案的甜蜜区间。

两种工作模式覆盖不同功率段：副边需求≤6W时，DC1/DC2直接驱动变压器原边（DC-DC直驱模式）；>6W时，DC1/DC2改为控制外置MOSFET构成推挽电路，输出能力随外管规格扩展。对于四管全桥或多管并联的SiC模块驱动，推挽模式提供了平滑的功率升级路径，芯片与变压器架构不变。

5.2 TR-P15DS23-EE13：为SiC门极量身定义的隔离变压器

变压器往往是驱动电源方案中最容易被轻视、又最决定成败的元件。TR-P15DS23-EE13是基本半导体专门为SiC MOSFET门极驱动芯片副边隔离供电定义的EE13骨架高频隔离变压器，其参数选择处处体现"为SiC而生"：

参数规格工程意义

整流后输出电压

约22V（应用实测VISO-COM=23.3V）

精确对应+18V/-4V门极电压拆分

原边对副边绝缘耐压

4500Vac / 50Hz / 1min

满足1200V母线系统功能隔离余量

副边对副边绝缘耐压

2500Vac

双通道半桥上下管互不干扰

匝数

N1=10，N2=N3=16

匝比10:16，15V输入下副边全压约23V

绕线

三层绝缘线，线径0.2mm

免加强绝缘胶带，工艺一致性高

电感量

N1典型145μH，N2/N3典型371.3μH

匹配300~500kHz励磁设计

电气间隙/爬电距离

4.4mm / 6.4mm（7-9脚）

满足EN 50178安全隔离、II级防护

总传输功率

4W

双通道各2W，覆盖主流单管驱动

磁芯材料

DMR95

高频低损耗，100~500kHz优化

特别值得注意的是双副边（N2/N3）结构：一颗芯片+一只变压器即可同时为半桥上、下管两个隔离驱动通道供电，副边间2500Vac隔离耐压保证了上管（浮动电位、承受全部母线dv/dt）与下管供电域的解耦。这是方案级成本优化的关键——相比每通道一个独立隔离电源模块，BOM成本与板面积几乎减半。

5.3 全桥拓扑典型应用：从23.3V到+18.6V/-4.7V

规格书图13给出的参考设计是这套方案的精髓所在，值得逐条解读：

电压拆分。 15V输入，副边全桥整流（每通道4只二极管D1~D4构成全桥，4.7μF/50V电容滤波）得到全电压VISO-COM=23.3V。随后用一只4.7V稳压管（ZD1/ZD2）串在输出回路中，以驱动芯片副边地（VS）为基准把全电压拆分为：正压VISO-VS=+18.6V，负压COM-VS=-4.7V。这正是SiC MOSFET的理想门极电压组合——不需要两组绕组、不需要两路稳压，一只齐纳管完成非对称拆分，稳压管上的静态电流由5.6kΩ分压电阻（R1/R2）设定。这个结构的精妙之处在于：正负压之和恒等于变压器输出全压，稳压管钳位负压，正压自动跟随，负载瞬变时正负压同步波动、比例不变，门极摆幅始终稳定。

频率设定。 OSC脚接R5=43kΩ至地，工作频率f=469kHz，EE13磁芯在此频率下磁通密度与磁芯损耗均处于DMR95材料的优化区间。

功率预算。 全桥拓扑下副边两路输出，单路2W、总计4W。校核一笔账：驱动一只1200V/40mΩ SiC MOSFET，Qg约110nC，门极摆幅22.6V，开关频率100kHz时驱动功率P=Qg×ΔVgs×fsw≈0.25W；即便计入驱动芯片自身功耗与米勒钳位动作，单通道2W预算下驱动多管并联（如3~4只并联的ED3/E2B模块单臂）依然从容。若驱动更大规模并联或更高开关频率，切换推挽模式即可。

布局要点。 规格书明确建议：DFN3*3-8封装的底部散热焊盘连接到芯片GND（注意该焊盘本身无内部电气连接，接GND是为散热与EMI回流）；变压器整流回路的高di/dt环路面积最小化；4.7μF滤波电容紧贴整流输出，100nF去耦电容紧贴VCC脚。

5.4 方案级价值：原厂配套的确定性

这套方案对电源工程师的真正价值在于"确定性"。芯片与变压器出自同一原厂（基本半导体），匝比、电感量、频率设定电阻、整流拆分网络在规格书应用章节中已完成联合验证并给出实测电压（23.3V/+18.6V/-4.7V），工程师拿到的是一套参数闭环的参考设计，而非需要自行摸索匹配的散件。配合基本半导体B3M系列650V/1200V SiC MOSFET、工业模块（ED3/E2B/EP2/62mm等）以及青铜剑技术BTD系列驱动IC与2CP/2CD驱动板，从功率器件、驱动核心到隔离供电的全链条均可在一个供应链内闭环——这正是倾佳电子作为一级代理为客户构建的"器件+驱动+电源"一站式选型能力。

6. 结论

图腾柱无桥PFC对CCM硬开关换流的要求，从器件物理上排除了硅超结MOSFET，SiC MOSFET的低Qrr体二极管是该拓扑工程化的唯一钥匙；LLC谐振变换器的高频化（Eoff、Qoss、Qg三重损耗约束）与容性区抗失效需求（体二极管硬恢复耐受），同样指向SiC。而SiC器件低阈值、强dv/dt的特性又把驱动电源规格锁定在隔离非对称正负压——基本半导体BTP1521x（6W、1.3MHz、软启动+OTP）与TR-P15DS23-EE13（4500Vac隔离、双副边、一只齐纳完成+18.6V/-4.7V拆分）构成的原厂配套方案，以最简的BOM给出了这一规格的标准答案。

无桥PFC+LLC选SiC不是趋势判断，是物理定律；驱动电源选对方案不是锦上添花，是SiC价值兑现的最后一公里。

关于倾佳电子（Changer Tech）

倾佳电子是基本半导体（09971.HK，港交所18C章"中国碳化硅功率半导体第一股"）一级授权代理及合作伙伴，深耕SiC MOSFET、SiC SBD、工业功率模块及青铜剑技术门极驱动全线产品的技术分销。华南区技术与商务支持：帅文广。样品申请、驱动方案联调、可靠性报告解读，欢迎垂询。